Skip to content
← Back to theses and internships

Internship

Praktikum im Bereich FPGA-Entwicklung

ZEISS · Jena, Germany

Posted · Deadline: Not specified — apply early

Verified active· Checked 15 Oct 2026

At a glance

Tools mentioned
Python
Project focus
Entwurf und Implementierung von Codegeneratoren zur automatischen Generierung von VHDL-Modulen in PythonIntegration der generierten Module in ein bestehendes VHDL-DesignÄquivalenztest mittels Simulation

Key facts

Opportunity type
Internship
Organization
ZEISS
Location
Jena, Germany
Field / discipline
Technology and Software, Science and Healthcare
Application deadline
Deadline not specified — apply early
Funding / compensation
Pay not specified
Duration
See source description
Last source check
15 Oct 2026

Project description

Seeing beyond - future of medical technology Seit mehr als 100 Jahren treibt die Medizintechnik von ZEISS den Fortschritt in der Augenheilkunde und Mikrochirurgie voran. In der Augenheilkunde unterstützen unsere Lösungen dabei, die Sehkraft von Menschen zu jedem Zeitpunkt des Lebens zu erhalten und zu verbessern. In der Mikrochirurgie ermöglichen unsere Lösungen gezielte Eingriffe am erkrankten Gewebe, sodass kleine und empfindliche Organe weiterhin optimal funktionieren.

Die Medizintechnik von ZEISS unterstützt medizinische Fachkräfte dabei, das Leben von Patientinnen und Patienten weltweit zu verbessern. Dass wir mit unserem Tun einen direkten Einfluss auf das Wohl der Menschen haben, ist unser täglicher Antrieb. Deine Rolle Bei uns hast Du die Möglichkeit, Studium und Praxis optimal miteinander zu verbinden und aktiv an spannenden Projekten mitzuarbeiten. So sammelst Du wertvolle Erfahrungen, baust Dein Netzwerk auf und entwickelst Dich sowohl fachlich als auch persönlich weiter.

Entwurf und Implementierung von Codegeneratoren zur automatischen Generierung von VHDL-Modulen in PythonIntegration der generierten Module in ein bestehendes VHDL-DesignÄquivalenztest mittels Simulationsumgebung QuestaSimVerifikation unter Verwendung der Simulationsumgebung QuestaSimSynthese des VHDL-Codes für eine repräsentative FPGA-PlattformDokumentation der ArbeitsergebnisseDein ProfilStudium im Bereich Ingenieurwissenschaften, idealerweise Informatik oder einer vergleichbaren FachrichtungProgrammierkenntnisse in Python, VHDLMethodische und strukturierte Arbeitsweise sowie analytisches DenkenGute Organisations- und KommunikationsfähigkeitGute Deutsch- und EnglischkenntnisseKlingt spannend? Dann werde Teil von #teamZEISS und gestalte mit uns die Zukunft! Reiche uns hierfür bitte Deine vollständigen Bewerbungsunterlagen (Lebenslauf, Zeugnisse etc.) ein.

Your ZEISS Recruiting Team:Falk Dymke

Before you apply

0 of 4 ready

A preparation checklist, saved in this browser on this device without an account. It does not sync across devices. The official posting determines eligibility and required documents.

CV, motivation letter, and supervisor email templates

How to apply

Apply via zeissgroup.wd3.myworkdayjobs.com. Check the original listing for required documents and submission instructions.

Source and listing information

Application source: zeissgroup.wd3.myworkdayjobs.com. Listing details may change; confirm them on the source site. A source check confirms page availability, not endorsement of the organization.

Report an outdated or incorrect listing

Explore similar theses and internships

More opportunities

Browse all theses and internships